良好的导电性,必须要每根纳米线相互之间接触良好,形成一种类似于网格状的结构。
因此,现在这样的微观结构,导电率低下也就很容易理解了,可能的原因是旋涂过程中对银纳米线造成了取向和破坏。
为了试图解决这个问题,许秋浏览了一下小虫子网站。
发现其他人在旋涂银纳米线的时候,也出现过类似的问题,包括导电性差、稳定性差等,而且没有太好的解决方法。
于是,许秋又去查阅了一些文献,发现制备银纳米线导电薄膜的常用方法,是刮涂、滴涂,以及“slot-die”的方法。
所谓“slot-die”的方法,有点像是刮涂的进阶版本,就是在基片上方一定高度处放一个窄槽,这个窄槽里面不断注入有效层或者传输层溶液,这些溶液会从窄槽中滴落,落到基片上成膜,因为是窄槽,所以形成的薄膜也是细细的窄膜。这个时候,让溶液在滴落的过程中,以一定的速率同步的移动窄槽,就可以使得滴落后的溶液扑满窄槽扫过的面积,也即得到一层薄膜。
“slot-die”和刮涂的区别就是刮涂是先把溶液滴在基片上,而“slot-die”是溶液在窄槽内,然后一点点的往出流,因此工艺难度很稍微高一些。
许秋的这番操作,其实也是他在遇到实验失败时的常规步骤:
首先根据实验现象推断可能的原因;
然后用便宜的方法(万用表)初步确认原因;
再用贵的方法(各种电镜)确认原因,当然如果组里没钱的话,这一步可以省略;
接着,去小虫子看看其他人有没有类似的情况,他们是怎么解决的;
最后翻文献,找到解决或者替代的方法。
这些顺序也不是完全固定的,可以根据实际需要进行调整。
另外,之所以首先要去小虫子逛逛,是因为这里是关于科研的中文论坛,大佬们层出不穷,如果能精准的搜索到别人已经解决的问题,就会省下不少时间,类似于程序圈里用别人造好的轮子。
毕竟,检索SCI论文花费的时间可不少,很多时候可能一个小时过去了,好不容易找到了几篇相关的文献,但最后发现都没什么用,解决不了问题。
当然,也不是每次经过这番操作,都能解决实验失败的问题。
就比如这次,许秋一顿操作猛如虎,最终得出结论,PLANA(计划A)扑街。
即基于实验室现有的设备,用银纳米线薄膜的这个方法制备半透明器件的顶电极并不合适。
不过,许秋丝毫不慌。
因为他还有PLANB,所以他也懒得去优化银纳米线制备工艺了,直接暂时放弃PLANA,先用薄层金属电极的方法搞起,日后如果有需要的话,再重新尝试也不迟。
在正式的实验
请收藏:https://m.jhsg8.cc
(温馨提示:请关闭畅读或阅读模式,否则内容无法正常显示)